# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-154977

(43) Date of publication of application: 08.06.2001

(51)Int CI

#### GOSF 13/28

(21)Application number: 11-338897

(71)Applicant: HITACHI LTD

HITACHI HOKKAI SEMICONDUCTOR LTD

(22)Date of filing:

30.11.1999

(72)Inventor: ICHIEN TORU

NISHINO TATSURO


# (54) DATA PROCESSOR AND DATA PROCESSING SYSTEM

(57)Abstract:

PROBLEM TO BE SOLVED: To improve data transfer efficiency in a device capable of executing a continuous data input/output

operation like a page access mode.

SOLUTION: A data processor 1 is provided with a data transfer controller 3 having a dual-address mode. The controller 3 is provided with a data buffer circuit which has a plurality stage of buffers 10 and a counter 11 and by which a data is inputted/outputted by a FIFO system concerning a data bus (IDB) in response to the counting operation of the counter. Since the data buffer circuit is provided with the plurality stage of buffers, the data is continuously read from a transfer source address with the number of buffer stages as an upper limit and stored in the data buffer circuit in the dual-address mode and the stored data is continuously written in a transfer destination address. The alternate execution of reading and writing is not required in the dual-address mode.



### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of

rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against xaminer's

decision of rejection]

[Date of extinction of right]

## (19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出版公開番号 特開2001-154977 (P2001-154977A)

(43)公開日 平成13年6月8日(2001.6.8)

(51) Int.Cl. 7 G 0 6 F 13/28 (検別記号 310 FI G06F 13/28 テーマスード(<del>参考</del>) 310J 5B061

310G

## 審査請求 未請求 請求項の数5 OL (全 12 頁)

弁理士 玉村 静世


(21) 出職番号	<b>特願平11-338897</b>	(71)出願人	000005108 株式会社日立製作所
(22) 出願日	平成11年11月30日(1999.11.30)	(71)出國人	東京都千代田区神田駿河台四丁目 6 番約 000233594
			日立北海セミコンダクタ株式会社 北海道亀田郡七飯町字中島145番地
		(72)発明者	一四 字 東京都小平市上水本町五丁目20番1号 式会社日立製作所半導体グループ内
		(7A) (PBI )	100089071

最終頁に続く

# (54) [発明の名称] データプロセッサ及びデータ処理システム

### (57)【要約】 【課題】 ページアクセスモードのように連続的なデー

タ入出力動作が可能なデバイスに対するデーク転送能率を向上させる。 「解決手段」 データブロセッサ(1)は、デュアルア ドレスモードを有するデータ転送コントローラ(3)を 億え、これは、複数段のパッファ(10)とカウンタ (11)を有し部記かウンタの計算的作に呼ばしてデータバス(1DB)に対して死入れ、完出し形式でデータ を入出力可能なデータバッファ回路を有する。データパ ドレスモードにおいて、パッファ段数を上限として、転 送元アドレスから達載してデータを連続み出してデータで フライトすることができる。デュアルアドレスモードにおいて、ボンイントである。デュアルアドレスにあった。 ボンフト回路はである。デュアルアドレスモードにおいて読み出しと書き込みを交互に行わなくてもよい。



### 【特許請求の範囲】

【請求項1】 転送元アドレスからデータバスを介して データリードを行い、リードしたデータをデータバスか ら転送先アドレスにライトするデュアルアドレスモード を有するデータ転送コントローラを有するデータプロセ ッサアネって

前記データ転送コントローラは、複数段のバッファとカ ウンタを有し前記カウンタの計数動作に呼応してデータ ベスに対して先入れ・先出し形式でデータを入出力可能 なデータバッファ回路と、デェアルアドレスモードにお いて、転送元アドレスからのデータリードを検験回議り 返しての記データバッファ回路に格納し、前記データバ ッファ回路に格納したデータ観が転送先アドレスに複 数回議り返してライトするアドレス制物が可能と転送制 側回路と、を含んで成るものであることを特徴とするデ ータブロセッド

【請求項2】 前記データ転送コントローラは、前記データバッファ回路で使用するバッファの数をプログラマブルに指定する制御レジスタを更に有し、

前記カウンタは制御レジスタで指定された数をカウント アップ値として計数動作を行い、

前記転送制御回路は前記制御レジスタで指定された数に 応ずる回数だ付達続してデータリードのアドレス出力動 作とデータライトのアドレス出力動作とを繰り返すもの であることを特徴とする請求項1記載のデータプロセッ

【請求項3】 前記データ転送コントローラが結合された内部バスに、データ転送コントローラによる転送制御 条件を設定可能な中央処理ユニットと、データアロセッ 中の外部に対するバス制御を行うバスコントローラが接 歩され

前記パスコントローラは、データ転送コントローラによ るデータ転送制師に応答して外部からリードするデータ の内部パス上での領定をデータ転送コントローラに知ら せる第1制御信号をデータ転送コントローラに出力する ものであることを特徴とする請求項2記載のデータプロ セッサ、

【請求項4】 前記データ底送コントローラはパスコントローラに連載アクセスを示す第2時間信号を出力し、前記パスコントローラは前記第2時間信号の速度アクセス指示の期間に、データ転送コントローラからのアクセス下レスを収沈インリンメントしてがらアクセス各でスプレスを提供力して外格アクセスを連載せるものであることを特徴とする請求項3記載のデータプロセッ

【請求項51 請求項3又は4記載のデークプロセッサ と、前記データプロセッサのバスコントローラに接続さ れた外部バスと、前記外部バスに接続され前記データア ロセッサの同期クロック信号に同期して動作されるシン クロナスメモリとを有し、 前記シンクロナスメモリはデータプロセッサから与えら れるコマンドに応答してパイプラインパーストアクセス 動作可能であることを特徴とするデータ処理システム。 【条明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、ダイレクトメモリ アクセス (DMA) 制御に係り、DMAコントローラを 有するデータアロセッサ、更にシンクロナスメモリを有 するデータ処理システムにおける、シンクロナスメモリ の連続アクセス若しくはブロックデータアクセス、或い はパイアラインバーストアクセスに適応できるDMA制 側に関するものである。

#### [0002]

【従来の技術】従来のDMAコントローラのような従来 のデータ転送コントローラは、デークバッファを一段し が持たず、被助のデータを転送する場合には、転送 ドレスからデータを読み出し、データバッファに一時記 他すると、該データを転送化アドレスに書き込まない限 り、次のデータを読み込むととができなかった。

【0003】現在一般的に使われている。 DRAM (ダ イナミック・ランゲム・アクセス・メモリ) などのメモ リデバイスには、連続してアクセスすることにより高速 にデータをアクセス可能なページアクセスモードを備え、 ものが多い、ページアクセスモードとは、はじめにデータを請み出すさきに、該データと同ページ (同一ワード接上)に存在するデータをセンスアンプドラッチしておくことにより、次回の同ページ内のデータ第の出しを高速化するモードである。 はじめのデータアクセス を初期アクセス、同一ページ内の高速アクセスをページ アクセスと呼ば、

【0004】また、マイクロコンピュータの高速化に伴 い、クロックに同期してデータのアクセスが可能なシン クロナスDRAMを使う要求も強くなってきている。シ ンクロナスDRAMはクロックに同期して、アドレスや データの受け渡しを行うものである。シンクロナスDR AMからの読み出しを行う場合、アドレスを入力してか ら、データが出力されるまでに時間差があり、この時間 差をレイテンシと呼ぶ。通常、シンクロナスDRAMの レイテンシは2乃至3クロックという値である。シンク ロナスDRAMはパイプラインバーストモードを備えて おり 例えばリードコマンドを連続入力すると、先頭リ ードコマンドによるデータ読み出しにはレイテンシ分の サイクル数を待たなければならないが、その後続コマン ドによる読み出しデータは次々と連続され、全体として パイプライン的にデータ読み出しが行われる。即ち、パ イプラインバーストモードでは、毎クロック毎に、読み 出しアドレスを受け付けて、内部でパイプライン的に処 理することで、レイテンシ分のクロックサイクル数を経 過した後は次々とデータが出力可能にされる動作モード である.

【0005】尚、DMAコントローラについては例えば 日刊工業新聞社発行(昭和62年9月29日)のCMO Sデバイスハンドブック第809~812頁に記載があ

## [0006]

【発明が解決しようとする課題】しかしながら、従来の データ転送コントローラのように、読み出しと書き込み を交互に行う方法では、一般的に、読み出しのアドレス と書き込みのアドレスが同ーページ内にない次め、ペー ジアクセスモードを備えたがモリを使用した場合でも、 ページアクセスができないという問題点のあることが本 専門板によって明らかにされた。

【0007】また、読み出しと書き込みを交互に行う健 来のデータ転送コントローラでは、データの読み出しが 気でしない場り、書き込み動作に移れないため、読み出 しと書き込みを交互に行う毎に常にレイテンシ分のクロ ックサイクルの経過を特たなければならず、パイアライ ンバーストモーを持つメモンに対してもその性能を十 分利用することができず、データの転送速度が低下して しまうという問題点のあることが本発明者によって明ら かにされた。

【0008】本発明の目的は、ページアクセスモードや パイプラインバーストモードのように連続的なデータ入 出力動作が可能なデバイスに対するデータ転送能率を向 上させることができるデータブロセッサ、更にはデータ 処理システムを提供することにある。

【0009】本発明の前記並びにその他の目的と新規な 特徴は本明細書の記述及び添付図面から明らかになるで あろう。

## [0010]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば下記 の通りである。

【0011】 (1) データアロセッウは、転送元アドレスからデータバスを介してデータリードを行いリードレ たデータをデータバスかも気送先アドレスにライトする デュアルアドレスモードを有するデータ転送コントローラを備える。前記データ転送コントローラを備える。前記データ転送コントローラと、転送制即回路とを有する。データバッファ回路と、転送制即回路とを有する。データバッフクの計数動作に呼応してデータバスに対して売れれ、先出し形式でデータを入出力可能である。転送制即回路は、デュアルアドレスモードにおいて、転送元アドレスかのデータリードを複数回路の上で前ごデータバッファ回路に格納し、前記データバッファ回路に格納し、前記データバッファ回路に格納し、前記データバッファ回路に格納したデータを開次転送をアドレスに被数回路り返してライトするアドレス制御が可能である。

【0012】データバッファ回路はバッファを複数段存 するから、デュアルアドレスモードにおいて、そのバッ ファ段数を上限として、転送元アドレスから連続してデ ークを読み出してデータバッファ回路に落え、悪えたデータを連接的に転送先アドレスにライトすることができる。 検書すれば、デュアルアドレスモードにおいて読み 出しと書き込みを交互に行かなくてもよい。したがって、ページアクセス可能なメモリに対してページモードを利用した高速のデュアルアドレス転送を実現することができる。そして、パイプラインバーストモードを持つメモリに対してはその性能を十分利用させることができる。機果として、デークの駆送速度の向上、デーク処理の効率化に落与することができると

【0013】(2)前記データ転送コントローラには、前記データバッファ回路で使用するバッファの敷をプログラマブルに指定する制御レジスタを更に設け、前記カウンタには前記制御レジスタで指定された敷をカウントアップ値として計奏動作を行わせ、前記を送場制回路は、は前記制以ジスタで指定された敷なたのする回数だけ速載してデータリードのアドレス出力動作とを繰り返させる。これにより、ペッジモードにおける連続アクセス回数、或いはゾイブラインバーストモードにおける連載アクセス回数をプログラマブルに設定してデータ監送制御を行うという自由度を増すことが容易になる。

(0014) (3) デープロセッサは、前記データ転送 コントローラが結合された内部バスと、前記内部バスト 接続されデータ転送コントローラによる転送制御条件を 設定可能な中央地理ユニットと、前記内部バスに接続さ れデータプロセッサの外部に対するバス制御を行うバス コントローラとを含んでよい。前記パスコントローラ は、データ転送コントローラによるデータ転送コントローラ 答して外部からリードするデータの内部バス上での確定 をデータ転送コントローラに知らせる第末制御信号をデータ転送コントローラに知らせる第1制御信号をデ

【0015】前記第1制制信号は、データバッファ回路 とデータ転送対象との動作タイミング(動作速度)の相 選及は内外バスの大幅の指載とはり、データ監が コントローラと外部メモリとの間でデータ受け渡しタイ ミングがずれてしまう事態を、容易に調整できるように った。

[0016] (4)前記データ転送コントローラにはバスコントローラに連続アクセスを示す第2例即四号を出っさせ、前記パスコントローラには前記第2例間信号の連続アクセス指示の期間に、データ転送コントローラからのアクセス下ドレスを順放インクリメントしながらアクセス搭示コマンドを連続出力して外部アクセスを連載せるようにしてよい。

【0017】これにより、データ転送コントローラによ を転送対像メモリがパイプラインバースト動作可能なと き、そのためのメモリインタフェースを有するパスコン トローラに、パイプラインバースト動作のアドレス生成 とコマンド出力とを簡単に負担させることができる。そ して、パイプラインバースト動作における連続アクセス 数であるバースト数と、データバッファ回路におけるパ ッファの利用段数とを容易に一致させることができる。 (0018] (5)シンクロナスメモリはデータプロセ ッサから与えられるコマンドに応答してパイプラインパ 一ストアクセス動作可能である。データプロセッサの同 期クロック信号に同期に「動作されるシンクロナスメモ リとデータプロセッサを含むデータ処理システムにおい て、パイプラインバースト動作のアドレス生成は、前述 のようにソスコントローラが行ってシンクロサスメモリ に出力しても、歌いはデータ配送コントローラが行って バスコントローラがシンクロナスメモリに出力しても。

### [0019]

【発明の実施の形態】図1には本発明に係るデータプロ セッサの一例が示される。同図に示されるデータプロセ ッサ1は、特に制限されないが、CMO S集積回路製造 技術などによって単結品シリコンのような1 圏の半導体 基板 (半導体チップ) に形成されている。

[0020] データプロセッサ1は、特に制限されないが、内部バス6に接続された中央処理ユニット (CPU) 2、データを送コントローラ (DMAC) 3、ROM (リード・オンリ・メモリ) 又はRAM等の内部メモリ 4を有し、内部バスではインフェース可能にされている。データアロセッサ1はプロック信号・動作基準クロック信号) CLKに同期時件される。

【0021】外部バス7は外部アドレスバスEAB、外部データバスEDB、及び外部コントロールバスECBを含む。外部バス7には例えばページアクセス可能なDRAM8が経験されている。

[0022] 内部/ス6には、内部データ/ス1DB、内部アドレス/ス1AB、及び内部コントロール/ス1 (Bを含む、内部コントロール/ス1CBは、CPU2 やDMAC3から、アクセス対象データのサイズ情報、 データ入力を意味するリード信号、データ出力を意味するライト信号をとのアクセスストローブ信号、及び、連 裁アクセスであることを示す信号をどが含まれている。 [0023] 内部データ/ス2か新データ/ス2の/ス4 は一致であっても不一致であってもよい、双方の/ス4個 の相違によるアクセス形態の違いは/スコントローラ5 が制質する。

[0024]バスコントローラ5は、アドレスエリアサイ 及 にマッピングきれるデバイスのアクセスデータサイ 英 びアクセス速度の情略がパワーオンリセットの直接にC PUにより初期認定され、内部アドレスバスから供給さ 私のアドレスのエリアに応じて分略パスのバス制御(デ バイスアドレスの出力、データアクセスサイズ、ウェイ トステード挿入等)を行う、バスコントローラ5は、D MAC 3によるデータを送割削別に広答して外部からリー ドするデータの内部バスを上での福定をDMAC3に知らせる第1朝衛信号としてのウェイト信号WAITをD のその高い出力する。ウェイト信号WAITに、データ バッファ回路10とデータ転送対象メモリとの動作タイ ミング(動作速度)の相違又は内部バスをと外部バスフ のバス幅の相違に応じて、DMAC3とDRAM8との 間でデータ受け渡しを行うタイミングを最適化するのに 用いられる。

【00251 DMAC 3は、バッファレジスタ10、カンタ11、転送制時チャネル12、網質地理回路13、制御レジスタ14を有する。バッファレジスタ10は接股股別は信息のパッファBUFで一角UFでデータバッフ・回路(単にデータバッフ・回路(単にデータバッフ・回路(10:11とも記す)を構成し、前記カウンタ11 1の計数動作に呼応して協計・タパスリロに対して完入れ、完乱し形式でデータを入出力可能である。前記カウンタ11は、例えばパッファレジスタ10がパッファの段数に呼びさせ、り数を有し、例えばパッファレジスタ10を構成するビット数を有し、例えばパッファレジスタ10を構成するビットである。パッファの段数で開発には、前記カウンタ11は3日、アッフェの段数が8段のとき、前記カウンタ11は3日、アッフェの日間での選択には前記カウンタ11の出力をデコードした信号を用いればよい。

【0026】前記制御レジスタ14はCPU2によって アクセス可能にされ、例えばバッファレジスタ10のパ ッファを何段世界ものを決定する制御情報が設定さ れ、その設定値が制御論理回路 13に与えられる、この 制御レジスタ14の設定値は、後途する連続リード又は 連続タイトの速度回数を指定することにもなる。

【00271前記データ転送制制チャンネル12は、大 個別示を省略する転送元アドレス(ソースアドレス)が 指定されるソースアドレスレンスク、転送先アドレス (ディスティネーションアドレス)が特定されるディス を受ける。 を受けるでは、 シースアドレスレジスク、たび高数かが混される メースアドレスレジスクで指令されるアースアドレス、 ディスティネーションアドレスレジスタで指令されるアースアドレス ボスティネーションアドレスレジスの更新は、直前のツースア ドレス(又はディスティネーションアドレス)に前記加 算器で前記カウンク11の計数値を加算することによっ で生成される。前記データ転送制制サインネル12及び 制御機制回解13は転送制御間等・根索する。

【00281前院網論園園路 13は、特に朝限されたが、転送要求、制御レジタキ」への設定値、フェイト 信号WA 1 T等の状態に応じた状態高唇制御形式でDM AC 13のデータ底送動作を制御する論理構成を有し、 解除的には、前がパッファレジスタ 10に対する入出力 削脚。カウンタ 11の計数制制、転送制御チャネルに対 するリード・ライト制御を行う。この制防値短回路 15 は、ソースアドレスからデータリードを行いリードした データをディスティネーションアドレスにヨイトするデ ュアルアドレスモードをする。制御論理回路 3 によ。 お前記入出力制御では、転送部例キャネル1 2 がリード 動作を行うときバッファレジスタ1 0 を入力動作させ、 転送制御チャネル1 2 がライト動作を行うときバッファ レジスタ1 0 を打力動作させる。 第2 からからからからからからからからからが ボール・アンタとして制造のウンタ1 1 を動作され も、リード・ライト制御では、制御に送制御チャネル1 2 に、データ転送要求に応じてリード又はライトアクセ スのためのアドレス及びアクセスストローブを生成させる。

【0030】図2には制御論理回路13におけるデュアルアドレスモードにおけるデータ転送制御の状態遷移図が例示される。

【0031】DMAC3は、アイドルステート21の特 ちループ22で転送要求を持っている。転送要求23が 来ると、リードステート24へ選移し、バスコントロー ラ5へリード動作の指示25を与える。リードアウセス に要するステート数はバスコントローラ5が開助してい るので、バスコントローラ5からのウェイト信号WAI Tを受けている間、リードウェイトステート26の特ち ループ27で持つ。

【0032】デュアルアドレスモードにおいてパッファ レジスタ10を整膜使用いることがレジスタ14の設定 値で指定されているとき、データバッファ回路10.1 1を用いて連続リードするため、リードウェイトステー ト26においてパスコントローララからのウェイトはラート26においてパスコントローララからのウェイトはテート24へ運移28が行われる。予め剝削レジスタ14 に指定された回敷の連続リードが終すすると、ラインファロ路10.11を持たない使来のDMACでは、パスコントローラからのウェイト信号が開発される。データパッファ回路10.11を持たない使来のDMACでは、パスコントローラからのウェイト信号が開発されるとすでは、パスコントローラがよりのフェイト信号が開発されるとすでは、パスコントへ運移する。データパッファ回路を備えることによるリード列門の特色点はそのリードステートに対する検別多L層を28との制御でいる

【0033】ライトステート30へ遷移すると、バスコ

ントローラ5ヘデータライトの指示31を与える。ライ トアクセスに要するステート数はバスコントローラ5が 制御しているので、バスコントローラ5からのウェイト 信号WAITを受けている間、ライトウェイトステート 32の待ちループ33で待つ。デュアルアドレスモード においてバッファレジスタ10を複数段用いることがレ ジスタ14の設定値で指定されているとき、データバッ ファ回路10、11を用いて連続ライトするため、ライ トウェイトステート 3 2 においてバスコントローラ5か らのウェイト信号WAITのネゲート(解除)がある と、再びライトステート30へ遷移34が行われる。予 め制御レジスタ14に指定された回数の連続ライトが終 てしたとき、アイドルステート21への運移35が行わ カス データバッファ同路を持たない従来のDMACで は、バスコントローラからのウェイト信号が解除される **レすぐにアイドルテートへ遷移する。データバッファ回** 路10、11を備えることによるライト制御の特徴点 は、そのライトステートに対する繰り返し遷移34の制 御である。

(0034] 図3にはページアクセス可能なメモリ間の 転送頻期能作タイミングの一例が示される。図3の例で は、ページアクセス可能なメモリとして、DRAM は、初期アクセス時に4ステート(r0、W0)、ペー ジアクセスに2ステート(r1~r3、w1~w3)を 要するものとし、前側レジスタイムには使用パッファ段 数を4とする設定が行われているものとする。また、内 部データバスIDBと外部データバスEDBは来に8ビ ットとする。

【0035】図3のステート表示におけるIsはアイド ルステート、Rsはリードステート、Rwはリードウェ イトステート、Wsはライトステート、Wwはライトウェイトステートを意味する。

【0036】図3において、第1級み貼しサイタルトロは、リードステート(Rs)で始まり、パスコントローラちから出力されるウェイト信号WAITがアラティブ (ハイレベル) 文間、リードウェイトサイクルRWでパスサイタルを延長し、4ステートの読み出しサイクルを確保する。ソースアドレスはsaを基点に、層次カウンタ出力を加算した傾sa+1、sa+2、sa+3とされる。

[0037] 第2から第4級み出しサイクルr 1-r3 は、同一ページへの連続跳み出しのため、2ステートで アクセス可能である。このため、バスコントローラ5か ら出力されるウェイト信号WAITが第1読み出しサイ クルr0のときより短い期間しかアクティブにならな い

【0038】バスサイクル毎にカウンタ11がカウント アップされ、外部データバスEDBに読み出された8ビ ットのデータ(Data(7:0)) d0~d3は、それ ぞれデータバッファ回路10内のカウンタ11が指し示 す位置のバッファBUFO〜BUF3に一時的に記憶される

【0039】朝剛レジスタ14で指定された使用バッフ ア段版に於する服数の液の出しが終すすると、次は書き 込みを行う。一般的には、転送元アドレス(sa)と、 転送先アドレス(da)は同一ページではないので、第 1書を込みサイクル(w0)は初期アクセスとなり、4 ステート必要である。また、この書き込みサイクルで、 カウンタ11の値はリセットされており、書き込みが起ー こる毎にのからカウントアップもも。ディステイン 第1とが超しませました。 第1とが超しませました。 第1とは、原次カンタ出力を加 第1と使着はまし、原次カンタ出力を加 第1と使着はまし、1、4、カンタ11の増 「0040]書き込むできデータは、カウンタ11の増

【0040】書き込むへきテークは、ガリンテェエルが し示すバッファBUFO〜BUF3から順次読み出さ れ、データバスEDBに出力される。

【0041】図3の動作タイミングからも明らかなよう
に、DMAC 3は、r. r. r. 2、r. 3で示されるデータ
がみ出しサイクルと、w1、w2、w3で示されるデータ
書き込みサイクルが、ベージアクセスできるため、データのスループットが向上している。データがつった
場合、転送元アドレスからの読み出しと、転送元アドレス
スへの書き込みが、r0、w0、r1、w1、r2、w
2、r3、w3のように交互に起こるため、全てのアク
セスが期間アクセスとなり、DRAM8のページアクセ
スが期間アクセスとなり、DRAM8のページアクセ
ス級能を生かずとができない。

【0042】図4には内部データバス ID Bのバス幅が 16ビット (バッファ BUF つの BUF 7のデータサイ 式も16ビット)で、外部データバスED Bのバス幅が 8ビットである場合に、使用バッファ段数を2に設定 し、ページアクセス可能なメモリ間の転送を行う場合の 動性タイミングが完まれる。

【0043】 DMAC3からバスコントローラ5へ16 ビットのデータ読み出しサイクルrOが要求される。D MAC3が内部アドレスバスIABに出力するソースア ドレスはsaである。このとき、外部データバスEDB のバス幅は8ビットであるため、バスコントローラ5は DMAC3に対してウェイト信号WAITをアサート し、その間に8ビットの外部バスアクセスをサイクルャ Oa. r Obによって2回実行して、16ビットのデー タを内部データバス I D B ( i D a t a [7:0]) 上で 確定させる。この動作でバスコントローラ5が外部アド レスバスEABに出力するソースアドレスはsa, sa +1である。尚、第2読み出しサイクルr1も上記第1 読み出しサイクルと同様であり、DMAC3の出力する ソースアドレスsa+2に対してバスコントローラ5は sa+2, sa+3をソースアドレスとする8ビットア クセスを行う。

【0044】第1書き込みサイクルw0では、DMAC 3からバスコントローラ3へ16ビットのデータ(d

0,d1)を書き込むよう要求される。DMAC3が内 タフドレスバス IABに出力するディスティネーション アドレスはdaである。このとき、外部データバスED Bのバス幅は8ビットであるため、バスコントローラ5 はDMAC3に対してウェイト信号WAITをアサート 1. その間に8ビットの外部バスアクセスをサイクルW Oa、w0bによって2回実行して、内部データバス I DBにDMAC3が出力した16ビットのデータを外部 メモリに書き込む。この動作でバスコントローラ5が外 部アドレスバスEABに出力するディスティネーション アドレスはda、da+1である。第2書き込みサイク ルw1も第1書込みサイクルw0と同様であり、DMA C3の出力するディスティネーションアドレスda+2 に対してバスコントローラ5はda+2. da+3をデ ィスティネーションアドレスとする8ビットアクセスを 行う。

【0045】図4の動作タイミングより明らかなよう に、DMAC3が要求するデータのビット数よりも、外 部データバスEDBのどット職が映い場合には、バスコ ントローラ5が複数回のデータ転送を実行し、DMAC 3が要求するビット数のデータがそろった時点でDMA C3にデータを発すことができる。

【0046】図4の動作の場合には、パスコントローラ 5が実行した2回目以降のデータアクセス(r Ob、 r 1b、 w Ob、 w 1b)は、データパッファを1段だけ 有する従来データ転送コントローラを使った場合でもペ ージアクセス可能である。しかしながら、従来データ転 選コントローラを使った場合には、ソースアドレスから の読み出しと、ディスティネーションアドレスへの書き 込みが、r Oa、r Ob、 w Oa、w Ob、r 1a、r 1b、 w 1a、w 1bのように交互に起こるため。各ア クセスのはじめのアクセス(r Oa、w Oa、r 1a、 w 1a)が制肝フセスとなり、メモリのページアクセ ス機能を生かすことができなり、これに対して、DMA C 3では、第2アクセス以降のアクセス(r 1a、w 1 a)がページアクセス可能であり、データの転送レート を向上させることができる。

【0047】図5にはパイプラインバーストモードを備 えたSDRAM8Aの使用を想定した別のデータプロセ ッサ1Aが示される。

【0048】SDRAM8Aは、バスコントローラ5A から外部コントロールバスECBに与えられるコマンド によってその動作が指示され、データプロセッサ1Aの 動作基準クロック信号CLKに同期してメモリ動作され。

【0049】図5のパスコントローラ5AはSDRAM 8Aのパイプラインパースト動作に対応して、カウンタ 40及びアドレスジェネレータ41を有する。アドレス ジェネレータ41はパイプラインパースト動作時に内部 アドレスパス1ABから供給されるアドレス信号を入力 し、カウンタ40の出力を加算して外部アドレスバスEABに出力可能である。DMAC3Aは、SDRA制象をバイプタインバースト動作せてデーケを設備的できた。バスコントローラ5Aに連続アクセスを示す第2制物信号としての連続アクセス指示信号CONSによる連続アクセス指示信号CONSによる連続アクセス指示の期間に動作 オイクル地に計数動作を行い、アドレスジェトレータ4はDMAC3Aから内部アドレスバス1ABを介して供給されるアクセスアドレスに前記計数値を加減して遊びアクセスアドレスを生成して行く、バスコントローラ5Aは更に不必連接アクセスアドレスを生成して行く、バスコントローラ5Aは更に不必連接アクセスアドレスを生成して行く、バスコントローラ5Aは更に不必連接アクセスアドレスの生成して明し

て、アクセス指示コマンドを連続出力する。これによって、アクセス指示コマンドローラちAはDMAC3Aからのアクセス 格示に応答して、SDRAMBAに対する連続アクセス を行うことができる。ウェイト信号WAITはデータが 外部データバスEDBに読み出し開始されるまでハイレ ベルにアサートされている。

【0050】上記により、DMAC3Aによる転送対象 メモリ8Aがパイプラインバースト動作可能なとき、そ のためのメモリインタフェースを有するパスコントロー ラ5Aに、パイプラインバースト動作のアドレス生成と コマンド出力とを簡単に負担させることができる。そし て、このとき、前記連続アクセス指示信号CONSによ カて、パイプラインバースト動作における連続アクセス 数であるパース教と、データバッフの関係10,11 におけるパッファの利用段数とを整合させることができ

。。 【0051】図6にはパイプラインバースト動作に対応 する制御論理回路13Aによるデュアルアドレスモード におけるデータ転送制御の状態遷移図が例示されてい

【0052】DMAC3Aは、アイドルステート51の 特ちループ52で転送要求を待っている。転送要求53 が来ると、初期リードステート54へ遷移し、バスコントローラ5Aへデータ読み出し動作を指示する。リード アクセスに要するステート数はバスコントローラ5Aが 朝側しているので、バスコントローラ5Aからのウェイト信号WAITを受けている間、初期リードステートの 待ちループ55で待つ。

【0053】バスコントローラ5Aからのウェイト信号 WAITが非アクティブになると、連続してデータを読 み出すためのリードステート56へ遷移し、制御レジス タ14で指定されるデータバッファ段数の数だけ連続読 み出し57を行う。

【0054】データの読み出しが終わると、連続してデータを書き込むための書き込みステート58へ選移し、 朝御レジスタ14のデータパッファ段数に示されたない け連続書き込みを行う59、データバッファ10に読み 込んだデータをすべてライトし終わると、アイドルステ ート52へ選移60を行い、次の転送要求を待つ。 【0055】図7にはSDRAMをパイプラインバースト動作させてデータ転送を行うときの動作タイミングの一般が示される。

【0056】ここでは、バッファレジスタ10の使用バ ッファ段数を4に設定してあるものとする。外部アドレ スバスEAB及び外部コマンドバスECBを介してSD RAM8Aにアクセスアドレス及びコマンドを供給する と、SDRAM8Aの同期クロック信号CLKの立ち上 がりでSDRAM8Aがアドレスとコマンドを取り込 み、SDRAM8Aは2クロックサイクル後にデータを 外部データバスEDBに出力するものとする。アドレス 及びコマンド入力からデータ出力までの時間差をレイテ ンシと呼び、ここではSDRAM8Aのレイテンシは2 となる。 レイテンシが3または4などの場合は、バスコ ントローラ5Aからのウェイト信号WAITの長さを変 えるなどして対処すればよい。また、図7においてコマ ンドとして示されているR、W、Nopの記号は、夫々 読み出し、書き込み、無操作というSDRAM8Aに対 する命令を表す。

【0057】SDRAMSAは、読み出しサイクル(r (~~~) に示すように、バイアライン状に読み出し処理を実行するため、外部アドレスバスEABにはsa、sa+1、sa+2、sa+3のように、次なとインクの間、DMAC3Aからパスコントローラ5Aへ出力される内部アドレスバス1ABLのソースアドレスAは、加定値saであり、バスコントローラ5A、内部アドレスバス1ABLのソースアドレスAは、レスバス1ABLのソースアドレスとかウンタ40の出力との弛む外部アドレスバスEABを介してSDRAM

【0058】カウンタ40は、DMAC3Aからの連続 アドレス転送信号CONSのハイレベルに応答してカウ ントアップ動作する。

【0059】パスコントローラ5Aは、外部アドレスパスEABの最初にアドレス(sa)を出力してから、それに対応するデータ40が外部データバスEDBに得られるまでの間、DMAC3Aに対してウェイト信号WAITをアクティブにして、DMAC3Aの動作開始を持たせたおく、ウェイト信号WAITが非アクティブになると、DMAC3AのステートがリードステートRsへ変移し、同時にカウタ91が自動動作を開始する。リードステートRsでは、順次カウンタ11の指し示すデータバッファBUFO~BUF3に、読み出しデータを一軸的に影響をある。

【0060】制御レジスタ14が示す使用バッファ段数 に対応する回数のデーク酸み出しが終了すると、DMA C3AのステータスはライトステートWSへ選移する。 データ書を込み時にSDRAM8Aは、外部アドレスバ スEAB上のアドレス、外部コマンドバス上のコマン ド、外部データバスEDB上の書込みデータを同時に取り込んで書き込み動作を行う。読み出し時と同様に、書込み動作を入り、 DMAC3Aから内部アドレスバスIABに出力される転送先アドレスは、固定値はるであり、連続アドレスを送信号CONSによってカウントアップされるカウンタ40Bの出力研入加算を活った。 da + 1、da + 2、da + 3のような連续書き込みアドレスとして外部アドレスバスEABに供給される。 1006110MAC3ARのウンタク11は、ライトで006110MAC3ARのウンタク11は、ライトで

【UU61】DMAC SARWOM/ソファ ITは、フィアステートWsで一端Oにリセットされ、再びカウントアップ動作を開始し、そのカウンタ11の出力で選択されるデータバッファBUFO BUF3から書き込みデータd0、d1、d2、d3が出力される。

【0062】図8にはパイプラインバーストモードを備 えたSDRAM8Aの使用を想定した更に別のデータブ ロセッサ1Bが示される。同図に示されるデータプロセ ッサ1 Bは、前記カウンタ4 0及びアドレスジェネレー タ41の機能をDMAC3Bに組み込んだものである。 アドレスジェネレータ41の機能は転送制御チャネル1 2Bに一体化されている。SDRAM8Aに対するコマ ンド出力などのメモリインタフェース機能は一般的にバ スコントローラが持つことを考慮すると、図5の構成は 前述の通り、パイプラインバースト動作のためのメモリ インタフェースを有するバスコントローラ5Aに、パイ プラインバースト動作のアドレス生成とコマンド出力と を簡単に負担させることができるが、図8の場合にはパ イプラインバースト動作のためのアドレス生成をコマン ド生成と切り離してDMACが持たなければならない。 その他の構成は図5と同様であるからその詳細な説明は 省略する。

【0063】以上本発明者によってなされた発明を実施 形態に基づいて具体的に説明したが、本発明はそれに限 定されるものではなく、その要旨を逸脱しない発囲にお いて種々変更可能であることは言うまでもない。

【0064】例えば、以上の説明ではページモードやパ イプラインバーストモードをサポートするメモリデバイ スとして連続アドレスをメモリデバイス内蔵アドレスカ ウンタで生成する場合について説明していない。本発明 はそのようなメモリデバイスをデータ転送対象にする場 合も適用可能であることは言うまでもない。例えば、シ ンクロナスDRAMにおいて先頭アドレスを外部からも らい、これに連続するアドレスを内蔵カラムアドレスカ ウンタで生成し、連続データアクセス数がバースト数で 指定される場合、バーストアクセスでデータ転送を行う とき、前記SDRAMに設定さているバースト数を考慮 してレジスタ14の使用バッファ段数を設定すればよ い。 更に具体的態様では、バースト数が4のとき、レジ スタ14にバッファ使用段数4を設定したとき、ソース アドレスを1回出力すると、そのソースアドレスを基点 に連続するアドレスのデータが4メモリサイクルに亘っ

てSDRAMから出力され、合計4段のバッファに順次 リードデータが審積される。リードデータの器込みでは ディスティネーションアドレスを1回出力すると共に、 これに同期して順次バッファからメモリサイクルに同期 してデータ出力動作を4回行えば、そのデータは、ディ スティネーションアドレスを基点に連続する4個のアド レスに順次取込まれる。

[0065] データプロセッサの内蔵モジュールは以上の説明に限定されず、浮動小数点ユニット、タイマ、その他入出力回路などを含んでよい。

【0066】また、データプロセッサは単独で半導体集 積回路化されることに限定されず、大容量DRAM等と 現在させて半導体集積回路化してもよい。 【0067】

[発明の効果] 本類において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば下記 の通りである。

【0068】すなわち、データバッファ回路はバッファを複数度有するから、デェアルアドレスモードにおいて、そのバッファ段数を上限として、転送エアドレスから連続してデータを連続的に転送先アドレスにライトすることができる。デュアルアドレスモードとおいて読み出しと書き込みを交互に行わなくてもよい。したがって、ページアクセス可能なメモリに対してページモードを利用した高速のデュアルアドレス転送を実好することができる。そして、パイプラインバーストモードを持つメモリと対してはその性能を十分利用することができる。も根として、データの転送速度の向上、データ処理の能率化に実現に寄与することができる。

【図面の簡単な説明】

【図1】本発明に係るデータプロセッサの一例を示すブロック図である。

[図2]図1のデータプロセッサが有する制御論理回路 におけるデュアルアドレスモードにおけるデータ転送制 御の状態遷移図である。

【図3】ページアクセス可能なメモリ間の転送制御動作の一例を示すタイミングチャートである。

【図4】内部データバスのバス橋が16ビットで、外部 データバスのバス橋が8ビットである場合に、使用バッファ段数を2に設定し、ページアクセス可能なメモリ間 の転送を行う場合の動作を例示するタイミングチャート である。

【図5】パイプラインバーストモードを備えたSDRA Mの使用を想定した別のデータプロセッサのブロック図 である。

【図6】図5のデータプロセッサが有する制御論理回路 によるデュアルアドレスモードにおけるデータ転送制御 の状態遷移図である。

【図7】SDRAMをパイプラインバースト動作させて

データ転送を行うときの動作を例示するタイミングチャートである。

【図8】パイプラインバーストモードを備えたSDRA


Mの使用を想定した更に別のデータプロセッサを示すブロック図である。


- 【符号の説明】
- 1、1A, 1B データプロセッサ
- 2 CPU
- 3, 3A, 3B DMAC
- 5, 5A パスコントローラ
- 6 内部パス


【図1】

- 7 外部パス
- 8 DRAM
- 8A SDRAM
- 11 カウンタ
- 12,12A,12B 転送制御チャネル
- 13,13A,13B 朝御論理回路
- 14 制御レジスタ
- WAIT ウェイト信号
- CONS 連続アクセス指示信号
- 40 カウンタ
- 41 アドレスジェネレータ


【図2】









[図3]



【図4】





(1 2) 101-154977 (P2001-15■18

フロントページの続き

(72)発明者 西野 辰郎

東京都小平市上水本町五丁目20番1号 株

Fターム(参考) 5B061 D006 D009 DD12 GG05 RR03

RR05

式会社日立製作所半導体グループ内